Alla Conferenza Internazionale sui Circuiti Solid State (ISSCC), l’azienda ha presentato lo studio sullo sviluppo del nuovo chip
Western Digital ha annunciato di aver avviato a Yokkaichi, in Giappone, la produzione della versione pilota del chip 3D NAND (BICS3) da 512 Gb, 3 bit per cella (X3) a 64 strati, in vista di una produzione di massa per la seconda metà del 2017. Questo chip, il primo nel suo genere, è il risultato di 30 anni di esperienza e primato nell’innovazione dei dispositivi di storage.
“Rispetto alla prima architettura da 64 strati che abbiamo lanciato nel luglio del 2016, questo primo 3D NAND 64-layer da 512Gb, raddoppiala densità e segna un ulteriore ed importante passo in avanti per questa tecnologia.” – ha dichiarato il Dott. Siva Sivaram, Executive Vice President Memory Technology di Western Digital – “Questa soluzione va ad aggiungersi alla nostra vasta gamma di tecnologie 3D NAND, create per rispondere alla richiesta, sempre maggiore, di soluzioni per lo storage, in un momento di fortissima crescita del numero delle applicazioni mobile e di data center.”.
Il chip da 512Gb a 64 strati è stato sviluppato insieme a Toshiba, nostro partner tecnologico. Il primo 3D NAND 64-layer, è stato introdotto da Western Digital nel luglio 2016, mentre il primo 3D NAND a 48 strati risale al 2015; entrambe le tecnologie continuano ad essere distribuite a rivenditori e produttori.
Western Digital presenterà oggi un paper tecnico sull’avanzamento del rapporto sulle tecnologie dei semiconduttori, durante la Conferenza Internazionale sui Circuiti Solid State (ISSCC).
